Adisyn demonstriert Graphen-Beschichtung für Halbleiter-Interconnects mit ALD-Technologie

Das an der australischen Börse ASX gelistete Unternehmen Adisyn hat einen bedeutenden technologischen Durchbruch in der Halbleiterindustrie erzielt. Das Unternehmen demonstrierte erfolgreich die vollflächige Beschichtung mit Graphen auf einem 1 cm x 1 cm großen Coupon – und das unter Verwendung eines industriellen Atomic-Layer-Deposition-Systems (ALD). Entscheidend dabei: Der Abscheidungsprozess lag deutlich unter der thermischen Obergrenze der Halbleiterindustrie von 450 Grad Celsius.

Dieser Schritt adressiert eines der hartnäckigsten Probleme moderner Chipfertigung – die Leistungsbeschränkungen von Kupfer-Interconnects. Interconnects sind die Verbindungsleitungen, die in einem modernen Chip Milliarden von Transistoren miteinander verknüpfen. Mit fortschreitender Miniaturisierung leiden diese Kupferleitungen unter steigendem elektrischen Widerstand, zunehmender Wärmeentwicklung und wachsendem Leistungsverlust – Faktoren, die Performance, Energieeffizienz und weitere Skalierung erheblich einschränken.

Das Versprechen von Graphen in der Chipfertigung

Graphen gilt in der Halbleiterbranche seit Langem als vielversprechende Lösung für genau dieses Problem. Das Material überzeugt durch überlegene elektrische und thermische Eigenschaften. Das grundlegende Hindernis bestand jedoch darin, Graphen unter realen Fertigungsbedingungen herzustellen – also mit Standardausrüstung und innerhalb der engen Temperaturgrenzen, die die Halbleiterfertigung vorschreibt. Genau hier setzt Adisyn mit seiner neuen Methode an.

Über seine hundertprozentige Tochtergesellschaft 2DGeneration hat Adisyn Graphen mithilfe eines standardmäßigen industriellen ALD-Systems hergestellt. Das Unternehmen verzichtete dabei bewusst auf Labortechniken oder transferbasierte Methoden, die in der Massenproduktion nicht praktikabel wären. Die Halbleiterindustrie übernimmt in der Regel keine Materialien, die völlig neue Fertigungsansätze erfordern – die Kompatibilität mit bestehenden Anlagen ist daher ein entscheidender Faktor.

Das Verfahren basiert auf der patentierten ALD-Methodik von Adisyn sowie einer proprietären Precursor-Chemie, die speziell entwickelt wurde, um das Graphen-Wachstum unter Halbleiter-Fertigungsbedingungen zu ermöglichen. Adisyn selbst beschreibt das Ergebnis als wegweisend: „Dieses Ergebnis demonstriert die Graphenbildung innerhalb eines industriellen ALD-Systems unter halbleiterkompatiblen Bedingungen und ebnet den Weg für die Integration in die Halbleiterfertigung. Sollte diese Lösung zum Einsatz kommen, wird sie den Anwendern ermöglichen, das Rennen um die Skalierung unter 2 nm zu gewinnen und es der Branche erlauben, das Mooresche Gesetz fortzuführen."

Relevanz für KI, GPUs und Hochleistungschips

Adisyn zielt mit seiner Technologie auf die Hochleistungssegmente der Halbleiterindustrie ab – darunter Chips für Künstliche Intelligenz (KI), Grafikprozessoren (GPUs), Zentraleinheiten (CPUs) sowie fortschrittliche Mobilfunk- und Netzwerktechnik. In einer Branche, die bereits mehr als eine Billion Chips pro Jahr produziert, ist das Marktpotenzial enorm.

Kevin Crofton, Vorsitzender von Adisyn, unterstreicht die Bedeutung des industriellen Ansatzes: „Die Herstellung von Graphen in einem industriellen ALD-System statt in einer Laborumgebung und bei niedrigen Temperaturen ist das, was dieses Verfahren aus fertigungstechnischer Sicht relevant macht." Crofton ist überzeugt, dass mit der Lösung des Interconnect-Problems eine zentrale Herausforderung der gesamten Halbleiterindustrie bewältigt werden kann.

Als nächsten Schritt plant Adisyn, mit Akteuren der Halbleiterindustrie in Kontakt zu treten, um Möglichkeiten für Zusammenarbeit, Validierung und Integration zu sondieren. Gleichzeitig soll das Verfahren für eine konsistente Wiederholbarkeit weiter optimiert werden. Für die Branche, die sich im globalen Wettlauf um immer kleinere Chip-Strukturen befindet, könnte diese Technologie ein entscheidender Baustein sein.